• Περιγραφή (12 Μαρτίου)
• 1-2 σελίδες με σύντομη περιγραφή του project
• Αναφορά προόδου (12 Απριλίου)
• Τρεις σελίδες που περιγράφουν την πρόοδο του project
• Τελική αναφορά (30 Μαΐου)
• Πέντε σελίδες σύντομη αλλά περιεκτική περιγραφή των αποτελεσμάτων και κατανομή εργασίας

• CAD με υλοποίηση λογισμικού για αυτοματοποίηση τμήματος της σχεδιαστικής ροής.
• Logic simulator
• Logic function extractor
• VHDL power analysis
• Static timing analysis
• Aytomatic test pattern generation
• Βελτιστοποίηση του μεγέθους των τραντζίστορ ενός κυκλώματος
• μεθοδολογικό, που περιλαμβάνει συγκριτική ανάλυση των σχεδιαστικών επιλογών.
• Υλοποίηση και χαρακτηρισμός standard cells για βιβλιοθήκη
• Ανάλυση χαρακτηριστικών του ρεύματος υποκατωφλίου
• Ανάλυση χαρακτηριστικών του ρεύματος βραχυκυκλώσεως
• Ανάλυση χαρακτηριστικών μεταγωγής πυλών, διαφόρων λογικών οικογενειών

Θα δοθούν 11 εργαστηριακές ασκήσεις αρχίζοντας από βασικές τεσνικές σχεδίασης και καταλήγοντας στο σχεδιασμό και υλοποίηση ενός υποσυστήματος. Σκοπός είναι η εξοικείωση με τα εργαλεία CAD. Στα πλαίσια του εργαστηρίου θα παρουσιαστούν ροές σχεδιασμού ASIC. Οι τελευταίες εργαστηριακές ασκήσεις θα χρησιμοποιήσουν το SPICE για να ανλυθούν οι δομές που θα αναπτυχθούν στη θεωρία. Η παρουσία στο εργαστήριο είναι υποχρεωτική.

Η πρόοδος και το τελικό διαγώνισμα θα είναι με ανοιχτά βιβλία.